ツイッター掲載中けのオンラインイベントＷＷＤＣ（ワールド・ワイド・デベロッ
プメント・カンファレンス）の基調講演で、アップルのティム・
クックＣＥＯは次の宣言をしています。
─────────────────────────────
Ｍａｃの心臓部を、２年かけて、インテル製プロセッサから、
自社設計のＳｏＣ「アップル・シリコン」に切り替える。
──２０２０年６月２２日／ＷＷＤＣ
─────────────────────────────
「アップル・シリコン」とは何でしょうか。
「アップル・シリコン」は「ＳｏＣ（ソック）」なので、まず
ＳｏＣについて知る必要があります。ＳｏＣは、シリコンの半導
体チップの上に多くの半導体素子（トランジスタ）を集積して、
ＣＰＵ、グラフィックス処理ユニットのＧＰＵ、メモリーなどを
載せ、システムとして製品化した半導体部品のことです。ＳｏＣ
は次の言葉の頭文字をとった言葉です。
─────────────────────────────
◎ＳｏＣ／System on Chip
─────────────────────────────
添付ファイルを見てください。これが「アップル・シリコン」
（Ｍ１）です。ＣＰＵがファブリックという切り替え装置を介し
て、ＧＰＵ、ＤＲＡＭ、キャッシュなどと繋がった回路になって
います。
ＣＰＵはＡＲＭ設計のプロセッサ・コアであり、グラフィクス
・プロセッサ、機械学習に基づくＡＩの実行エンジンで高度な画
像処理などに使われる「ニューラル・エンジン」などを統合した
アップル自社設計の高度なＳｏＣになっています。コンパクトな
マザーボードのようなものです。
２００５年のことです。その年のＷＷＤＣにおいて、アップル
への復帰を果たしたスティープ・ジョブズＣＥＯは、次のように
宣言し、２００６年１月に、最初のインテル製Ｍａｃを出荷して
います。まさに歴史的な出荷といえます。
─────────────────────────────
Ｍａｃのプロセッサを「パワーＰＣ」から、インテルに切り替
える。 ──スティーブ・ジョブスＣＥＯ
─────────────────────────────
「パワーＰＣ」とは、アップル・コンピュータ、ＩＢＭ、モト
ローラによって開発されたＲＩＳＣアーキテクチャのマイクロプ
ロセッサのシリーズの名称です。
これは、当時としては極めて画期的な出来事だっといえます。
なぜなら、アップルとインテル・ウインドウズ連合は対極の関係
であり、アップルがインテルのプロセッサを採用するなど、考え
られなかったからです。なぜ、当時のアップルがインテルのプロ
セッサを採用したのかについて、ＩＴジャーナリストの星暁雄氏
は、そのときの事情について、次のように解説しています。
─────────────────────────────
当時のインテルは、世界最高の半導体製造技術を持ち、プロセ
ッサ設計技術でも優れていた。パワーＰＣやその他のプロセッサ
ではなく、インテルのプロセッサを選んだ方が、Ｍａｃの競争力
を、少なくとも数年にわたり維持できる。それがインテルに切り
替えた理由だ。
２０年現在のインテルは、半導体市場で世界トップの優良企業
である。だが、０５年のインテルとはとは大きな違いがある。現
在のインテルは、半導体製造技術で世界一とは言えなくなってい
るのだ。一方で、ＴＳＭＣの製造能力は向上し、アイフォーンや
アイパッドのヒットにより、アップル・シリコンの生産規模は大
きくなり、半導体の設計ノウハウも蓄積されている。脱インテル
を実行できる実力を今のアップルは持っているのだ。
半導体を進化させるということは、微細加工技術を追求してよ
り多くの半導体素子（トランジスタ）をシリコンチップ上に集積
するということだ。つまり「密度」が大事なのだ。かつてのイン
テルはシリコンチップ上に集積する半導体の数を「１８カ月で２
倍にする」という苛酷な目標をクリアしていた。この目標は「ム
ーアの法則」と呼ばれている。だが、今やこのペースは達成不可
能となってきた。微細加工を追求した結果、物理的な限界が近づ
き、進化のペースが鈍ってきたのだ。これは、「ムーアの法則の
終焉（しゅうえん）」と呼ばれている。https://bit.ly/3LmJKaK
─────────────────────────────
星暁雄氏によると、現在のインテルは、ライバル企業に１２～
１８カ月遅れている」そうです。インテルのライバル企業とは、
台湾のＴＳＭＣと韓国のサムスン電子です。ＴＳＭＣは、カスタ
ムチップの受託製造に優れ、サムスン電子は、メモリー製造を得
意としています。
なぜ、インテルがライバル企業に１年以上のつけられてしまっ
たかについては、１０ナノメートルプロセスの量産化に遅れたこ
とにあるといわれています。インテルの１０ナノメートルプロセ
スである「キャノン・レイク」は、その集積できる半導体素子の
密度は１平方ミリ当たり約１億個程度であるといいます。
インテルは、「キャノン・レイク」の量産化の時期を公式には
２０１８年としていますが、実際に市場に出回ったのは２０１９
年になってからです。ここに１年の差があります。
しかし、ライバルのＴＳＭＣは、インテルのさらに先を行って
います。ＴＳＭＣは「５ナノメートルプロセス」を量産を、２０
２０年４月に開始したとされているからです。ちなみに、これは
１平方ミリ当たり約１・７億個のトランジスタの密度をクリアす
ることです。アップル・シリコンは、この５ナノメートルプロセ
スで製造するといわれています。これが、次世代Ｍａｃやアイフ
ォーンに搭載される予定であるといいます。予定通りに行われれ
ば、２０２３年には使えるようになるはです。
──［メタバースと日本経済／０４４］
≪画像および関連情報≫
●ＣＰＵのプロセスルールが小さくなるとどういう原理で何が
良くなるんでしょう？
───────────────────────────
プロセッサ（ＣＰＵやＧＰＵなど）のトランジスタは、Ｃ
ＭＯＳといって、２個（以上）のトランジスタが組み合わさ
ったものになっていて，ＯＮ状態にせよＯＦＦ状態にせよ、
どちらかのトランジスタには電気が溜まっている状態になっ
ています（トランジスタはコンデンサとしての成分を持つた
め）。そして、ＯＮとＯＦＦが切り替わる瞬間に、片方に溜
まった電気が流れ、空だったトランジスタに電気が溜まる仕
組みになっています。この「溜まった電気が流れきって」、
「もう片方のトランジスタへの蓄電が終了する」までの時間
が、限界としての最小クロック時間ということになります。
さて，プロセスルールが小さくなると，トランジスタのサ
イズが小さくなります。トランジスタが小さくなると、トラ
ンジスタに生じるコンデンサも小さくなります。コンデンサ
が小さくなると、「溜まった電気が流れきって」「空だった
トランジスタへの蓄電が終了する」までの時間も短くなるの
で、最小のクロック時間を小さくできる（＝毎秒あたりのク
ロック周波数は大きくなる）し、流れる電気の量が減るとい
うことは発熱も減るので、クロック周波数の増加による発熱
増大を打ち消すことができます。 https://bit.ly/3YQtL7U
───────────────────────────
アップル・シリコン
